BlockBeats tin tức, ngày 15 tháng 6, theo etnews đưa tin, TSMC sẽ áp dụng công nghệ đóng gói bán dẫn thế hệ tiếp theo "Đóng gói cấp độ bảng mạch (PLP)" để cạnh tranh trực tiếp với Samsung Electronics. PLP có thể cải thiện đáng kể hiệu suất sản xuất chip AI, và khi TSMC đẩy nhanh tiến độ chuẩn bị sản xuất hàng loạt, cuộc tranh giành quyền lãnh đạo với Samsung Electronics, công ty đã tiên phong thâm nhập thị trường này, dường như là điều không thể tránh khỏi.

Theo các nguồn tin trong ngành tiết lộ vào ngày 15, TSMC đang xây dựng chuỗi cung ứng vật liệu, linh kiện và thiết bị (MCE) để thiết lập hệ thống sản xuất hàng loạt PLP của mình. Hiện tại, TSMC đang thảo luận với các công ty MCE trong và ngoài nước về đầu tư thiết bị. Theo báo cáo, TSMC có kế hoạch bắt đầu sản xuất hàng loạt PLP sớm nhất vào năm sau, động thái này được hiểu là một bước đi thực chất hướng tới mục tiêu này.

PLP là công nghệ cắt các tấm wafer đã hoàn thiện mạch thành các chip riêng lẻ (die), sau đó đóng gói trên bảng mạch hình chữ nhật để tạo ra thành phẩm. Công nghệ này đối lập với "Đóng gói cấp độ wafer (WLP)" được thực hiện trên wafer hình tròn. Khi đóng gói chip trên wafer hình tròn, các khu vực rìa không thể tạo ra chip và phải bị loại bỏ – điều này có nghĩa là năng suất thấp hơn. Trong khi đó, đóng gói trên bảng mạch hình chữ nhật có thể sản xuất chip mà không lãng phí. Tính trên bảng mạch hình chữ nhật tiêu chuẩn 600×600 mm, so với wafer 300 mm (12 inch) phổ biến, có thể sản xuất ra số lượng chip nhiều gấp khoảng năm đến sáu lần.

Hiện tại, Samsung Electronics là bên chiếm ưu thế trong công nghệ PLP. Sau khi mua lại mảng kinh doanh PLP từ Samsung Electro-Mechanics vào năm 2019, Samsung Electronics đã không ngừng tích lũy năng lực công nghệ bằng cách áp dụng công nghệ này vào bộ xử lý ứng dụng di động (AP) và IC quản lý nguồn (PMIC).

Ngược lại, TSMC trước đây khá thụ động với PLP vì họ đã thiết lập lợi thế cạnh tranh trong lĩnh vực gia công thông qua công nghệ đóng gói cấp độ wafer (WLP) truyền thống. Tuy nhiên, với sự bùng nổ của thị trường chip AI, tình thế đã đảo ngược – PLP có thể tăng sản lượng chip AI và thuận lợi cho việc sản xuất chip AI diện tích lớn. Do đó, TSMC bắt đầu tích cực thúc đẩy mảng kinh doanh PLP từ năm 2024. Dự kiến TSMC sẽ xây dựng và vận hành một dây chuyền thử nghiệm trong năm nay, sau khi đánh giá hiệu suất, sẽ bước vào sản xuất hàng loạt vào khoảng năm sau. Theo báo cáo, TSMC đã có được một khách hàng chip AI toàn cầu.

Với việc TSMC đẩy nhanh sản xuất hàng loạt PLP, cuộc cạnh tranh giữa họ và Samsung Electronics dự kiến sẽ càng gay gắt hơn. Samsung cũng có kế hoạch mở rộng phạm vi ứng dụng PLP từ AP và PMIC hiện tại sang các chip tính toán hiệu năng cao (HPC) như chất bán dẫn AI. Ngoài ra, chất nền thủy tinh, vốn được chú ý như một chất nền cho chip AI, rất có thể cũng sẽ được áp dụng trong quy trình PLP này – điều này cũng báo hiệu cuộc tranh giành quyền lãnh đạo giữa Samsung Electronics và TSMC trên thị trường chất nền thế hệ tiếp theo.

Một chuyên gia trong ngành cho biết: "Không chỉ Samsung Electronics và TSMC, các công ty OSAT (Outsourced Semiconductor Assembly and Test) trên toàn cầu cũng đang ồ ạt tham gia vào thị trường công nghệ PLP," đồng thời nhấn mạnh: "Dự kiến sẽ có sự cạnh tranh khốc liệt, đồng thời thị trường cũng sẽ tăng trưởng."