BlockBeats tin tức, ngày 23 tháng 6, nhà phân tích Damnang trong bài viết công bố ngày 22 tháng 6 cho biết, tiêu chuẩn SPHBM4 mới do JEDEC công bố không làm cho bản thân DRAM nhanh hơn, lớn hơn hay rẻ hơn, mà thay đổi cách kết nối giữa HBM và GPU. HBM4 truyền thống cần kết nối GPU thông qua lớp trung gian silicon, trong khi SPHBM4 cố gắng cho phép HBM bỏ qua lớp trung gian silicon và kết nối trực tiếp với đế đóng gói hữu cơ.

Cốt lõi kỹ thuật của SPHBM4 là tái sử dụng chồng DRAM của HBM4, chỉ thiết kế lại base die ở dưới cùng. HBM4 truyền thống có 2048 chân tín hiệu dữ liệu, phải phụ thuộc vào lớp trung gian silicon để xử lý khoảng cách kết nối cực kỳ dày đặc; SPHBM4 giảm số lượng chân xuống còn 512 và tăng tốc độ mỗi chân lên gấp bốn lần thông qua tuần tự hóa 4:1, từ đó về mặt lý thuyết duy trì tổng băng thông gần bằng HBM4.

Damnang cho rằng, điểm mấu chốt của tiêu chuẩn này không phải là "HBM giá rẻ", mà là giải phóng năng lực sản xuất đóng gói tiên tiến. HBM dù đắt đỏ và khan hiếm, nhưng trong sản lượng xuất xưởng của bộ tăng tốc AI, lớp trung gian silicon và CoWoS cũng là những nút thắt quan trọng. Nếu HBM không còn chiếm diện tích lớp trung gian, cùng một năng lực sản xuất tấm wafer lớp trung gian có thể hỗ trợ nhiều đơn vị đóng gói xuất xưởng hơn.

Bài viết ước tính, trong các bộ tăng tốc AI cao cấp, diện tích lớp trung gian silicon mà HBM chiếm dụng có thể gần một nửa. Nếu phần diện tích này được loại bỏ, số lượng đóng gói mà một tấm wafer có thể hỗ trợ về mặt lý thuyết có thể tăng lên 1,5 đến 2 lần. Tuy nhiên, hiệu quả thực tế vẫn phụ thuộc vào tỷ lệ áp dụng, tỷ lệ đạt yêu cầu, cấu hình sản phẩm và diện tích lớp trung gian phía GPU còn lại.

Do đó, SPHBM4 thực sự giải phóng năng lực sản xuất, chứ không phải chi phí từng chip riêng lẻ. Ngay cả khi công nghệ tương tự có thể tiết kiệm 22% đến 40% chi phí đóng gói, khi đặt vào tổng chi phí của toàn bộ bộ tăng tốc AI, nó chỉ là một tỷ lệ phần trăm đơn lẻ. So với việc tiết kiệm vài trăm đô la mỗi chip, quan trọng hơn là sau khi nút thắt xuất xưởng được mở ra, sản lượng GPU và ASIC có thể tăng lên.

Người hưởng lợi cũng không nhất thiết là trực tiếp. Trong ngắn hạn, ngay cả khi một công ty đám mây hoặc công ty chip nào đó tiên phong áp dụng SPHBM4, năng lực CoWoS được giải phóng cũng có thể được TSMC phân bổ lại cho các khách hàng đang xếp hàng, và người có khả năng hấp thụ năng lực sản xuất mới nhất vẫn có thể là NVIDIA. Đối với ASIC tự phát triển của các công ty đám mây, giá trị của SPHBM4 lại thiên về dài hạn hơn: giảm sự phụ thuộc vào lớp trung gian silicon diện tích lớn, tăng tính tự do trong thiết kế và xuất xưởng.

Giá trị chuỗi công nghiệp cũng sẽ dịch chuyển theo. Damnang cho biết, SPHBM4 sẽ chuyển gánh nặng kỹ thuật từ đế và lớp trung gian silicon sang thiết kế logic tốc độ cao của base die. Bởi vì sau khi tốc độ mỗi chân tăng lên, các mạch PHY, SerDes, phục hồi xung nhịp, cân bằng và sửa lỗi sẽ trở nên quan trọng hơn. Trọng tâm cạnh tranh của HBM có thể chuyển từ "ai xếp chồng cao hơn" sang "ai làm logic nền tốt hơn".

Ở cấp độ doanh nghiệp, Samsung sở hữu lợi thế tích hợp dọc nhờ có khả năng sản xuất bộ nhớ, quy trình logic tiên tiến và đóng gói; SK Hynix và Micron phụ thuộc nhiều hơn vào các nút tiên tiến của TSMC để thực hiện base die phức tạp; TSMC dù phải đối mặt với việc thu nhỏ diện tích lớp trung gian, vẫn nắm giữ vai trò gia công CoWoS và base die; Intel, với EMIB, kết nối tốc độ cao và năng lực đóng gói tiên tiến, trở thành một biến số tiềm năng.

Tuy nhiên, SPHBM4 hiện vẫn đang ở giai đoạn "công bố tiêu chuẩn, chờ áp dụng". Tiếp theo cần theo dõi ba điều: nhà sản xuất bộ nhớ nào ra mắt sản phẩm SPHBM4 đầu tiên, liệu các nhà cung cấp đám mây lớn có đưa thiết kế này vào ASIC tự phát triển hay không, và JEDEC có công bố chi tiết kỹ thuật đầy đủ hay không.

Damnang là một nhà phân tích theo dõi lâu dài cơ sở hạ tầng bán dẫn và AI, Substack của anh ấy chủ yếu đăng tải các phân tích về chuỗi ngành bán dẫn, bộ nhớ, đóng gói tiên tiến, xưởng đúc wafer và chip AI, đặc điểm là phân giải các vấn đề kỹ thuật phức tạp thành logic ngành mà nhà đầu tư cũng có thể hiểu được.