BlockBeats tin tức, ngày 3 tháng 7, tổ chức nghiên cứu độc lập về bán dẫn và AI SemiAnalysis cho biết, JEDEC tuần trước đã công bố tiêu chuẩn mới SPHBM4, tức Bộ nhớ băng thông cao đóng gói tiêu chuẩn JESD330-4. SPHBM4 sử dụng cùng ngăn xếp DRAM với HBM4, nhưng thay đổi chip đệm khác, nhằm mục tiêu thực hiện lắp ráp HBM trong đóng gói tiêu chuẩn và giảm bớt nút thắt đóng gói tiên tiến cho AI. Ý tưởng của SPHBM4 là duy trì hiệu suất của HBM4, đồng thời giảm đáng kể sự phụ thuộc vào đóng gói tiên tiến đắt đỏ và hạn chế nguồn cung.

SPHBM4 là một tin vui lớn cho ngành công nghiệp đế. Một mặt, HBM truyền thống phải đặt rất gần GPU, vì tín hiệu song song rộng suy giảm nhanh theo khoảng cách; trong khi SPHBM4 sử dụng kênh nối tiếp tốc độ cao, cho phép bộ nhớ được đặt cách xa tối đa 20 mm, diện tích đóng gói mở rộng, tổng diện tích vật liệu đế cần thiết cho mỗi chip sẽ tăng đáng kể. Mặt khác, tín hiệu 32 Gbps truyền trực tiếp qua đế hữu cơ sẽ làm tăng độ phức tạp điện, SPHBM4 sẽ thúc đẩy việc sử dụng đế ABF cao cấp mật độ cao từ 20 đến 28 lớp trở lên, cũng như đế thủy tinh trong tương lai.

Họ cho biết, SPHBM4 sẽ chuyển gánh nặng kỹ thuật phức tạp của chip AI từ tổ hợp "lớp trung gian silicon + đế ABF" sang đế ABF siêu lớn, nhiều lớp, thậm chí thúc đẩy sớm việc áp dụng đế thủy tinh, "sự thịnh vượng của đế mới chỉ bắt đầu".