BlockBeats tin tức, ngày 5 tháng 7, Intel đang xem xét áp dụng kiến trúc sử dụng đồng thời nguồn điện mặt trước và mặt sau trong quy trình siêu vi mô cấp 1.4 nanomet để đuổi kịp các đối thủ cạnh tranh. Theo nguồn tin trong ngành, Intel ban đầu có kế hoạch sử dụng công nghệ cấp nguồn mặt sau chuyên dụng PowerDirect trong quy trình cơ bản 14A cấp 1.4 nanomet, nhưng ở quy trình tiếp theo 14A2, họ đang xem xét giới thiệu kiến trúc Dual side sử dụng cả mặt trước và mặt sau.

Intel trước đó đã công bố kế hoạch rằng trên quy trình 14A, mật độ chip sẽ tăng gấp 1,3 lần so với 18A; khoảng cách M0 mục tiêu của quy trình 14A là khoảng 28 nanomet, trong khi quy trình 14A2 có thể thông qua cải tiến nửa node, đưa khoảng cách M0 xuống còn 21 nanomet. Intel sẽ duy trì mạng lưới cấp nguồn mặt sau làm chủ đạo, đồng thời phân bổ lại một phần dây dẫn kim loại mặt trước cho mục đích nguồn điện phụ trợ và tín hiệu Clock, nhằm bù đắp sự thiếu hụt biên độ nguồn điện do thu nhỏ và giới hạn phơi sáng.

Quy trình 14A của Intel dự kiến bước vào sản xuất rủi ro vào năm 2028 và sản xuất hàng loạt vào năm 2029. Intel cần phát hành bộ công cụ thiết kế quy trình phiên bản 0.9 cho quy trình 14A cho khách hàng bên ngoài vào tháng 10 năm nay, và trong vòng 18 tháng sau đó, nhận được đơn đặt hàng xác nhận từ các khách hàng fabless lớn. So với đó, TSMC đã lên kế hoạch xuất xưởng sản phẩm hoàn chỉnh A14 thực sự cấp 1.4 nanomet vào năm 2028, còn Samsung Electronics cũng dự kiến thương mại hóa quy trình cải tiến SF2Z 2 nanomet sử dụng công nghệ cấp nguồn mặt sau vào năm 2027.